宇航计测技术 ›› 2012, Vol. 32 ›› Issue (3): 21-24.doi: 10.12060/j.issn.1000-7202.2012.03.06

• 论文 • 上一篇    下一篇

数字锁相环的设计

王鹏宇1；吕善伟2   

  1. 1．中国电子科技集团公司第二十七研究所，郑州 450047；
    2．北京航空航天大学205教研室，北京 100191
  • 出版日期:2012-06-15 发布日期:2012-06-15

The Design of Digital Phase-Locked Loop

WANG Peng-yu1；LV Shan-wei2   

  1. BeiHang University staff room 205，Beijing 100091
  • Online:2012-06-15 Published:2012-06-15

PDF (PC)

摘要： 在高动态相干解调系统中，三阶三型环路结构得到了广泛应用。然而高阶环路各参数对环路动态性与稳定性的影响复杂，不利于工程设计。本文在现有理论基础上，导出了三阶三型环路的数字实现结构，并给出了环路参数简便的工程设计方法。

关键词: 锁相环, 高阶锁相环, DPLL

Abstract: Based on the existing theories, the paper deeply analyzed the high-order phaselocked loop control progress and its digitization, and presents a simple way to design the high-order digital phase-locked loop.

Key words: Phase-locked loop, Three order PLL, DPLL, Transfer function

京ICP备09048426号-4　 京公网安备 11010602060144号　版权所有 © 《宇航计测技术》编辑部